PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-340996

(43) Date of publication of application: 22.12.1998

(51)Int.CI.

H01L 27/04 H01L 21/822 H01L 21/8236 H01L 27/088 H01L 29/78

(21)Application number: 09-151109

(71)Applicant : NEC CORP


(22)Date of filing: 09.06.1997 (72)Inventor: TAKAO NORIYUKI

(54) PROTECTION CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To make it hard to break by static electricity, by connecting in common a drain electrode of a first P channel type transistor and a drain electrode and a gate electrode of a second P channel type MOS transistor with an outer electrode and an internal circuit.

SOLUTION: A PNP type parasitic transistor Tr1 is formed between the source electrode and the drain electrode of a P channel type transistor P1. A PNP type parasitic transistor Tr2 is formed between the source electrode and the drain electrode of a P channel type transistor P2. As to the two transistors P1, P2, the drain electrodes D1, D2 and the source electrodes S1, S2 are constituted of P-type semiconductor, and the N wells W1, W2 are constituted of N-type semiconductor. As a result, a P channel type transistor which is hard to break can be used instead of an N channel transistor which is liable to be broken. Thereby a protective circuit wherein a protective circuit itself is hard to be broken can be obtained.



LEGAL STATUS

[Date of request for examination]

09.06.1997

[Date of sending the examiner's decision of

rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2959528

[Date of registration]

30.07.1999

Searching PAJ Page 2 of 2

[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平10-340996

(43)公開日 平成10年(1998)12月22日

(51) Int.Cl.		識別記号	Pi		
H01L	27/04 21/822	21/822 21/8236	HOIL	27/04 27/08 29/78	M 311C 301K
	21/8236				
	27/088 29/78				

審査請求 有 請求項の数3 OL (全 8 頁)

(21)出廣番号	
----------	--

特顯平9-151109

(22)出頭日

平成9年(1997)6月9日

(71)出職人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 高尾 典行

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 京本 直樹 (外2名)

(54) 【発明の名称】 保護回路

(57)【要約】

【課題】静電気によって破壊されにくく、かつチップ面 **穣に占める割合が小さい保護回路を提供する。**

【解決手段】複数のpチャネル型トランジスタのみの組 み合わせからなる静電保護手段を有し、この保護手段が ソース電極とゲート電極と基板電極とをそれぞれ高位側 電源VDD端子に接続したpチャネル型MOSトランジ スタPlのドレイン電極と、ドレイン電極を低位側電源 VSSに基板電極を高位側電源VDDに接続したpチャ ネル型MOSトランジスタP2のドレイン電極およびゲ ート電極とを、外部端子および内部回路にそれぞれ共通 接続する構成を備える。



【特許請求の範囲】

【請求項1】 複数のpチャネル型トランジスタのみの 組み合わせからなる静電保護手段を有し、この静電保護 手段がソース電極とゲート電極と基板電極とをそれぞれ 高位側電源端子に接続した第1のロチャネル型トランジ スタのドレイン電極と、ドレイン電極を低位側電源に前 記基板電極を高位側電源に接続した第2の p チャネル型 MOSトランジスタのドレイン電極およびゲート電極と を、外部端子および内部回路にそれぞれ共通接続する構 成を備えることを特徴とする保護回路。

【請求項2】 前記静電保護手段を構成する前記第1お よび前記第2のpチャネル型トランジスタが同一nウェ ル領域内に形成される請求項1記載の保護回路。

【請求項3】 前記保護手段の前記同一nウェル領域内 に形成される、前記第1のpチャネル型トランジスタの ソース電極および前記第2のpチャネル型トランジスタ のドレイン電極を同一導電層を共用して形成する請求項 2記載の保護回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体回路の保護回 路に係わり、特に入力端子および出力端子に接続される 保護回路に関する。

[0002]

【従来の技術】半導体装置における静電破壊は、半導体 装置の製造工程、組立工程実使用状態などの全般にわた って注意が必要である。静電放電により、特性劣化、接 合破壊、酸化膜破壊等が起こる。近年、半導体素子の微 細化の進展は著しいが、この微細化により静電破壊耐量 きている。

【0003】もっとも一般的な静電破壊の例では、人体 に帯電した静電気の放電による破壊があるが、帯電した 電圧が環境により数千Vに達する場合もある。この放電 により半導体素子電極の溶断、pn接合破壊、酸化膜破 壊等が引き起こされることになる。

【0004】MOS型トランジスタを用いる半導体装置 では、トランジスタが絶縁されたゲート電極を有するの で、静電破壊には特に弱く、静電対策が必要なる理由で と入力回路間に保護回路を挿入することによって、この 保護回路に過電圧を吸収させている。

【0005】保護回路は、抵抗の挿入、pnダイオー ド、抵抗とpnダイオードの組み合わせ、抵抗索子とM OSダイオードの組み合わせ等がある。

【0006】上述した半導体装置におけるこの種の従来 の静電保護回路の等価回路および構造の一例を示した図 7 (a) を参照すると、この保護回路は、ソース電極と ゲート電極と基板電極とをそれぞれ高位側電源VDDに

2 極と、ドレイン電極とゲート電極と基板電極とをそれぞ れ低位側電源VSSに接続したnチャネル型MOSトラ ンジスタN1のドレイン電極とを接続し、この接続点を 外部婦子および内部同路に接続する構成である。

【0007】上述した回路構成の保護回路の断面構造を 示した図7(b)を参照すると、p型基板上のnウェル 領域内に形成されたpチャネル型トランジスタP1のソ ース電極S1とゲート電極G1とは金属配線M1により 高位側電源VDD端子に接続され、さらにコンタクトC 10 1によってnウェル領域に接続されている。

【0008】一方、p型基板上に形成されたnチャネル 型トランジスタN1のゲート電板M3とソース電板S2 とは金属配線M3によって低位側電源VSS端子に接続 され、、さらにコンタクトC2によってP型基板に接続 されている。

【0009】 pチャネル型トランジスタP 1 および n チ ャネル型トランジスタNIのそれぞれのドレイン電板D 1およびD2は金属配線M2で外部端子および内部回路 に接続されている。これらの各トランジスタはフィール 20 ド酸化膜SiO。で素子分離され、各電極を含む素子表 面には酸化膜が形成されその上層に形成された金属配線 とは絶縁されている。

【0010】これらのトランジスタのうち、pチャネル 型トランジスタP1のソース・ドレイン電極間にはpn p型の寄生トランジスタTrlが、nチャネル型トラン ジスタN1のソース・ドレイン電極間にはnpn型の寄 生トランジスタTr2がそれぞれ形成される。

【0011】nチャネル側の寄生トランジスタTr2の ペース電位はチャネル部ch2と導電位になるが、この は減少するので、その防止対策はますます重要になって 30 ベース電極とコンタクトC2までに若干の距離があるた め、この間に寄生抵抗R2が生じる。

> 【0012】 nチャネル型トランジスタN1のドレイン 電極は2には、低位側電源VSSに対して正の過電圧が 加わると、n型のドレイン電板D2とp型の基板sub の接合部において、なだれ降伏を起こすことになる。 【0013】寄生抵抗R2が抵抗値ゼロではないため、

チャネル部ch2、すなわち、寄生トランジスタTr2 のベース電位が上昇し、この寄生トランジスタTr2は スナックバックする。このスナックバック現象を起こす あり、この破壊対策の一般的な方法としては、入力端子 40 ときのソース・ドレイン電極間電圧VDSとソース・ド レイン電極間電流 IDSとの関係を示した後述の図2を 参照すると、なだれ降伏の初期の電圧BVDSSよりチ ャネル側のスナックバック後の電圧VSBNは低くな り、印加された過電圧はスナックパック後の電圧VSB Nまでクランプされる。pチャネル側の寄生トランジス タTrlも同様に過量圧をVSBPまでクランプするこ

とを示している。 [0014]

【発明が解決しようとする課題】上述した従来の保護回 接続したpチャネル型MOSトランジスタのドレイン電 50 路は、静電気サージ等の破壊耐圧を測定してみると、n

チャネル型トランジスタがスナックパックする場合の方 が、ロチャネル型トランジスタがスナックバックする場 合よりも寄生トランジスタが破壊されやすいことが判っ ている。

【0015】すなわち、nチャネル型トランジスタに形 成される寄生トランジスタがnpnになっているため、 スナックパックした後に、局所的に発熱しやすく、破壊 されやすいためである。套子内部の電子はホールよりも 移動度が高いため、npnトランジスタはスナップパッ クしやすく、トランジスタの増幅率hfeの温度依存性 10 が大きい。そのため、電流が集中しやすく発熱も集中す ることになり、破壊に至ることになる。

【0016】また、保護回路として、nチャネル型トラ ンジスタとpチャネル型トランジスタの両極性のトラン ジスタを用いているため、保護回路自身を小型化するこ とが難しいことである。

【0017】すなわち、ドレイン電極およびソース電極 の不純物が、n型とp型では異なるため共用できないか らである。

【0018】本発明の目的は、上述の欠点に鑑みなされ 20 膜SiO2で素子分離され、各電極を含む素子表面には たものであり、静電気によって破壊されにくく、かつチ ップ面積に占める割合が小さい保護回路を提供すること にある。

[0019]

【課題を解決するための手段】本発明の保護回路の特徴 は、複数のロチャネル型トランジスタのみの組み合わせ からなる静電保護手段を有し、この静電保護手段がソー ス電極とゲート電極と基板電極とをそれぞれ高位側電源 端子に接続した第1のpチャネル型トランジスタのドレ イン電極と、ドレイン電極を低位側電源に前記基板電極 30 を高位側電源に接続した第2のロチャネル型MOSトラ ンジスタのドレイン電極およびゲート電極とを、外部端 子および内部回路にそれぞれ共通接続する構成を備える

【0020】また、前記静電保護手段を構成する前記第 1および前記第2のpチャネル型トランジスタが同一n ウェル領域内に形成することができる。

【0021】さらに、前記保護手段の前記同一nウェル 領域内に形成される、前記第1のpチャネル型トランジ スタのソース電極および前記第2のpチャネル型トラン 40 を説明する。 ジスタのドレイン電極を同一導電層を共用して形成する こともできる。

[0022]

【発明の実施の形態】まず、本発明の一実施の形態を図 面を参照しながら説明する。図1 (a) は本発明の保護 回路の第1の実施例を示す等価回路図である。図1

(a) を参照すると、この保護回路は、ソース電極とゲ ート電極と基板電極とをそれぞれ高位側電源VDD端子 に接続したpチャネル型トランジスタP1のドレイン電

4 位側電源VDDに接続したpチャネル型トランジスタP 2のドレイン電極およびゲート電極とを、外部端子およ び内部回路にそれぞれ共通接続する機成である。

【0023】上述した回路構成の保護回路の断面構造を 示した図l(b)を参照すると、p型基板p-sub上 のnウェル領域内に形成されたpチャネル型トランジス タP1のソース電板S1とゲート電板G1とは金属配線 M1により高位側電源VDD端子に接続され、さらにコ ンタクトC1によってnウェル領域に接続されている。

【0024】同様にp型基板p-sub上のpチャネル 型トランジスタP1に隣接するnウェル領域内に形成さ れたpチャネル型トランジスタp2のゲート電極G2と ソース電極S2とは金属配線M2によって、pチャネル 型トランジスタP1のドレイン電極に接続され、さらに 外部端子および内部回路にも共通接続され、ロチャネル 型トランジスタp2のドレイン電極D2は金属配線M3 により低位側電源VSSに接続され、さらにコンタクト C2によってnウェル領域に接続されている。

【0025】これらの各トランジスタはフィールド酸化 酸化膜が形成されその上層に形成された金属配線とは絶 縁されている。

【0026】これらのトランジスタのうち、pチャネル 型トランジスタP1のソース・ドレイン電極間にはpn p型の寄生トランジスタTrlが、pチャネル型トラン ジスタP2のソース・ドレイン電極間にはpnp型の寄 生トランジスタTr2がそれぞれ形成される。

【0027】 これら2つのトランジスタP1. P2は、 それぞれドレイン電極 D1. D2とソース電板 S1. S 2とをp型半導体とし、nウェルW1、W2をn型半導 体で形成することで実現している。

【0028】次に、再び図1と、MOSトランジスタに おけるスナックパック現象を起こすときのソース・ドレ イン電極間電圧VDS(X軸)とソース・ドレイン電極 間電流IDS(Y軸)との関係を示した図2と、静電気 が低位側電源VSSに流れる状態を説明するための等価 回路図を示した図3 (a) と、静電気が高位側電源VD Dに流れる状態を説明するための等価回路図を示した図 3 (b) とを併せて参照しながらこの実施の形態の動作

【0029】図2を参照すると、pn接合の耐圧をBV DSSとすると、pチャネル型トランジスタのスナック パック特性はpn接合耐圧BVDSSを越えると急激に 低下し破壊ポイントVSBPへ向かって遷移していく。 同様にnチャネル型トランジスタのスナックパック特性 はpn接合耐圧をBVDSSを越えると急激に低下し破 壊ポイントVSBNへ遷移するが、VSBPよりも少な い電流値の段階で破壊ポイントに達することが判る。

【0030】静電気等の過電圧が外部端子に印可される 極と、ドレイン電極を低位側電源VSSに基板電極を高 50 ものとする。その場合、電流が流れる経路としては、低 位側電源VSSに流れる経路と、高位側電源VDDに流 れる経路の2つがある。さらに、印可される電圧の極性 によっては、正極、負極の場合が考えられる。

【0031】図3(a)を参照すると、正極性の電圧が 印可される場合、流れる電流経路は、外部端子→pチャ ネル型トランジスタP2のソース電極S2→pnp型の 寄生トランジスタTr2のエミッタ電極→コレクタ電極 →pチャネル型トランジスタP2のドレイン電極D2→ 低位側電源VSSとなる。このとき、pチャネル型トラ ンジスタP2のpnp型の寄生トランジスタTr2が、 上述したスナックパック特性を有することから、過電圧 は図2の破壊ポイントVSBPでクランプされる。

【0032】破壊ポイントVSBPは、常にVSBP< BVDSSの関係にあり、かつ、内部回路に使用される トランジスタのゲート酸化腺の破壊電圧よりも小さく設 定される。

【0033】負極性の電圧が印可される場合、流れる電 流経路は、低位側電源VSS→pチャネル型トランジス タP2のドレイン電極D2→nウェル領域W2→金属配 線M4→高位側電源VDD→pチャネル型トランジスタ Plのソース電極Sl→pnp型の寄生トランジスタT rlのエミッタ電極→コレクタ電極→pチャネル型トラ ンジスタP1のドレイン電極D1→外部端子となる。 【0034】このとき、pチャネル型トランジスタP1 の寄生トランジスタTr1が、上述したスナックパック 特性を有することから、過電圧は図2の破壊ポイントV SBPでクランプされる。

【0035】図3(b)を参照すると、正極性の電圧が 印可される場合、流れる電流経路は、外部端子→pチャ ネル型トランジスタP1のドレイン電極D1→nウェル 30 W1→コンタクトc1→高位側電源VDDとなる。この とき、pチャネル型トランジスタP1のドレイン電極D 1とnウェル領域W1とのpn結合が順方向となるた め、クランプ電圧はpn接合の顧方向電圧程度になる。 【0036】負極性の電圧が印可される場合、流れる電 流経路は、高位側電源VDD→pチャネル型トランジス

タP1のソース電極S1→pnp型の寄生トランジスタ Tr1のエミッタ電極→コレクタ電極→ロチャネル型ト ランジスタP1のドレイン電極D1→外部端子となる。 の寄生トランジスタTr1が、上述したスナックパック 特性を有することから、過電圧は図2の破壊ポイントV

SBPでクランプされる。 【0038】すなわち、寄生トランジスタをスナックパ ックさせて過電圧をクランプするような場合、寄生トラ ンジスタ自身が破壊しないことが重要であることが判

【0039】上述したスナックパック特性から、nチャ ネル型トランジスタではスナックパックしてBVDSS

6 ことを示しているが、pチャネル型トランジスタでは、 2倍以上のドレイン・ソース間電流 IDSを流しても破 壊しない。

【0040】このため、電流経路中に寄生トランジスタ を含むような場合でも、保護回路自身が破壊することが ない。

【0041】本発明においては、 nチャネル型トランジ スタに比べてpチャネル型トランジスタが破壊しにくい ことに着眼して発明したものであるが、一般的なシリコ 10 ンCMOSプロセスであれば、同様な効果を得ることが できる。

【0042】そのため、図1に示すような、2つのpチ ャネル型トランジスタをシリコンCMOSプロセスで形 成し、金属配線M1, M2, M3, M4を図1に示した ように構成することで実現できる。

【0043】ただし、保護回路としての機能を得るため には、2つのロチャネル型トランジスタの破壊ポイント VSBPを内部同路の破壊電圧、あるいはなだれ降伏電 圧よりも低くしておくことが重要である。

【0044】破壊ポイントVSBPのトランジスタ構造 に対する依存性を示した図4を参照すると、破壊ポイン トVSBPはnウェルの不純物濃度とドレイン・ソース 電極の間隔で決定することができ、nウェル不純物濃度 が高いほど、また、ドレイン・ソース電極の間隔が狭い ほどそれぞれ小さくできることが判る。

【0045】また、破壊ポイントVSBPは低いほどそ の保護効果が大きくなるが、内部回路の動作電圧範囲よ りも大きく選ぶことが重要である。

【0046】一方、破壊ポイントVSBPと破壊耐圧の 関係を示した図5を参照すると、上述した実施の形態の 効果は、破壊ポイントVSBPが小さいほど破壊耐量は 大きくなるが、内部回路単独の時の破壊電圧を超える と、保護回路の効果はなくなることを示してある。

【0047】また、従来の保護回路では、nチャネル型 トランジスタの破壊ポイントVSBNを小さくしたと き、内部回路よりも先に保護回路が破壊してしまうの で、破壊改良の効果が少ないことが判る。

【0048】上述した実施の形態の変形例の保護回路の 構造を示した図6を参照すると、p型基板p-sub上 【0037】このとき、pチャネル型トランジスタP1 40 の同一nウェル領域W3内に、pチャネル型トランジス タP1およびP2がそれぞれ隣接して形成され、かつp チャネル型トランジスタP1のドレイン電極とロチャネ ル型トランジスタP2のソース電極は同一のp型拡散領 域DSを共用するように形成され、pチャネル型トラン ジスタP1のソース電極S1とゲート電極G1とは金属 配線M1により接続され、さらにコンタクトC1によっ てnウェル領域W3に接続されるとともに高位側電源V DDに接続されている。 pチャネル型トランジスタp2 のソース電極とpチャネル型トランジスタP1のドレイ からVSBPまで電圧が低下した直後に、破壊しやすい 50 ン電極とが共用するp型拡散領域DSは金属配線M2に

よってpチャネル型トランジスタP2のゲート電極に接 続されると共に外部端子および内部回路にもそれぞれ接 **続され、 pチャネル型トランジスタp2のドレイン電極** D2は金属配線M3により低位側電源VSSに接続され ている。

【0049】これらの各トランジスタもフィールド酸化 膜SiO。でP型領域とN型領域とが素子分離され、各 電極を含む素子表面は酸化膜によって金属配線とは絶縁 されている。

型トランジスタP1のソース・ドレイン電極間にはpn p型の寄生トランジスタTrlが、pチャネル型トラン ジスタP1のソース・ドレイン電極間にはpnp型の寄 生トランジスタTr2がそれぞれ形成される。

【0051】上述したようにこの変形例は、第1の実施 の形態におけるpチャネル型トランジスタP1およびP 2を同一nウェル領域W3内に複合してあり、Pチャネ ル型トランジスタP1のソース電極とpチャネル型トラ ンジスタP2のドレイン電極とを共用し、かつnウェル 領域W3も共用するので、チップ上に占める面積が小型 20 の保護回路を提供するものである。

【0052】この実施形態の動作は、図3(a)および 図6を再び参照すると、正極性の電圧が印可される場 合、流れる電流経路は、外部端子→金属配線M2→pチ ャネル型トランジスタP1.P2の共通電板DS→pn p型の寄生トランジスタTr2のエミッタ電極→コレク タ電極→pチャネル型トランジスタP2のドレイン電極 D2→金属配線M3→低位側電源VSSとなり、この場 合も前述の実施の形態同様にpチャネル型トランジスタ P2の寄生トランジスタTr2により、過電圧は図2の 破壊ポイントVSBPでクランプされる。

【0053】負極性の電圧が印可される場合、流れる電 流経路は、低位側電源VSS→金属配線M3→pチャネ ル型トランジスタP2のドレイン電極D2→nウェル領 域W3→コンタクトC1→pチャネル型トランジスタP 1のソース電極S1→pnp型の寄生トランジスタTr lのエミッタ電極→コレクタ電極→pチャネル型トラン ジスタP1、P2の共通電極DS→外部端子となる。こ の場合もpチャネル型トランジスタPlの客生トランジ スタTr1により、過電圧は図2の破壊ポイントVSB 40 レイン電極間電圧VDS (X輪)とソース・ドレイン電 Pでクランプされる。

【0054】図3(b) および図6を再び参照すると、 正極性の電圧が印可される場合、流れる電流経路は、外 部端子→金属配線M2→pチャネル型トランジスタP 1. P2の共通電極DS→nウェル領域W3→コンタク トC1→高位側電源VDDとなる。このとき、pチャネ ル型トランジスタP1. P2の共通電板DSとnウェル 領域W3とのpn結合が順方向となるため、クランプ電 圧はpn接合の順方向電圧程度になる。

【0055】負極性の電圧が印可される場合、流れる電 50 【図6】図1の変形例の保護回路の構造を示した図であ

流経路は、高位側電源VDD→pチャネル型トランジス タPlのソース電極Sl→pnp型の寄生トランジスタ Trlのエミッタ電極→コレクタ電極→pチャネル型ト ランジスタP1. P2の共通電板DS→金属配線M2→ 外部端子となる。

R

【0056】このとき、pチャネル型トランジスタP1 の寄生トランジスタTr1が、過電圧は図2の破壊ポイ ントVSBPでクランプされる。

【0057】この変形例の場合も、pチャネル型トラン 【0050】これらのトランジスタのうち、pチャネル 10 ジスタでは、2倍以上のドレイン・ソース問電流 IDS を流しても破壊しないので、電流経路中に寄生トランジ スタを含むような場合でも、保護回路自身が破壊するこ とがない。

[0058]

【発明の効果】以上説明したように、本発明の保護回路 は、複数のロチャネル型トランジスタのみの組み合わせ からなる静電保護手段を有し、この保護手段がソース電 極とゲート電極と基板電極とをそれぞれ高位側電源VD D端子に接続したpチャネル型トランジスタP1のドレ イン電極と、ドレイン電極を低位側電源VSSに基板電 板を髙位側電源VDDに接続したpチャネル型トランジ スタP2のドレイン電極およびゲート電極とを、外部端 子および内部回路にそれぞれ共通接続する構成を備える ので、破壊し易いnチャネル型トランジスタの代わりに 破壊しにくいロチャネル型トランジスタを用いることが でき、保護回路自身が破壊されにくい保護回路を提供す ることができる。

【0059】また、複数のpチャネル型トランジスタの みの組み合わせからなる静電保護手段を同一nウェル領 30 域内に形成するので、pチャネル型トランジスタP1の ソース電極とpチャネル型トランジスタP2のドレイン 電極とを共用し、かつnウェル領域W3も共用するの . で、チップ上に占める面積が小型の保護回路を提供する こともできる。

【図面の簡単な説明】

【図1】(a)本発明の保護回路の第1の実施例を示す 等価回路図である。

(b) 等価回路の断面構造図である。

【図2】スナックバック現象を起こすときのソース・ド 極間電流IDS(Y軸)との関係を示した図である。

【図3】(a) 静電気が低位側電源VSSに流れる状態 を説明するための等価回路を示した図である。

(b) 静電気が高位側電源VDDに流れる状態を説明す るための等価回路を示した図である。 【図4】破壊ポイントVSBPのトランジスタ構造に対

する依存性を示した図である。 【図5】破壊ポイントVSBPと破壊耐圧の関係を示し た図である。

【図7】(a)従来の保護回路の等価回路図である。 · (b) 従来の等価回路の断面構造図である。

9

【符号の説明】

nウェルのコンタクト C1. C2

D1. D2 pチャネル型トランジスタP1、P2の ドレイン電極

寄生抵抗 R1. R2

G1, G2

ゲート電極

P1, P2

pチャネル型トランジスタ pチャネル型トランジスタP1, P2の S1, S2 ソース電極

pチャネル型トランジスタP1, P2の

Tr1. Tr2 寄生トランジスタ

(図1)

